STM32F373, понизить тактовую частоту.

[HJV]

Как не пытался изменять значение PLLMUL, на выходе МСО PLLDIV2 всегда 36 МГц. Может глянете код, что не так? Пробовал разные источники, вроде все верно, а частота не меняется.


№1

static void SetSysClock(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/    
  /* Enable HSE */    
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);
  
  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
  
  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  
  
  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer and set Flash Latency */
    FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY_1;

    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    
    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    
    /* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
    
    
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLMULL2);//9

    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;
    
    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
    
    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    
    
    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock 
    configuration. User can add here some code to deal with this error */
  }
}

№2

static void InitRCC(void)
{
RCC_HSEConfig(RCC_HSE_ON); //Enable HSE
while(RCC_GetFlagStatus(RCC_FLAG_HSERDY) == RESET) ; //Waiting for HSE

//Set Flash latency

//FLASH->ACR |= FLASH_ACR_PRFTBE;
//FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
//FLASH->ACR |= (uint32_t)((uint8_t)0x02);

RCC_PREDIV1Config(RCC_PREDIV1_Div1);//PREDIV 1 Divider = 1
RCC_PLLConfig(RCC_PLLSource_PREDIV1,RCC_PLLMul_3);//Set PREDIV1 as source for PLL,And set PLLMUL=9
RCC_PLLCmd(ENABLE);//Enable PLL
while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET) ;//Waiting for PLL

RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);//Set PLL as SYSCLK Soucre

RCC_HSICmd(DISABLE);//Disable HSI
}

[SergP01]

ох.... чую руку КубаМх

а по своему... взять даташит и настроить PLL?

там получится всего 3-4 строчки кода.....
вбить нужные значения в регистры, включить PLL и подождать когда оно включится...

[HJV]

Сообщение от SergP01

ох.... чую руку КубаМх

а по своему... взять даташит и настроить PLL?

там получится всего 3-4 строчки кода.....
вбить нужные значения в регистры, включить PLL и подождать когда оно включится...

Не, SPL

[SergP01]

глянул мануал

Clock configuration register (RCC_CFGR)
Address offset: 0x04

взять ручку...листок бумаги.... почитать...битики нарисовать... и их прописать

[HJV]

Сообщение от SergP01

глянул мануал


взять ручку...листок бумаги.... почитать...битики нарисовать... и их прописать

Прописал так

RCC->CFGR &= 0xFFC3FFFF;

В дебаггере PLLMUL один фиг 0b0111.

[SergP01]

а это делали ?

PLLMUL[3:0]: PLL multiplication factor
These bits are written by software to define the PLL multiplication factor. These
bits can be written only when PLL is disabled.

[HJV]

Сообщение от SergP01

а это делали ?

Именно это и делал (см. выше), ручками обнулил эти биты перед включением PLL. Смотрел в дебаггере, значение как было семь, так и не меняется.

[SergP01]

Сообщение от HJV

Именно это и делал (см. выше), ручками обнулил эти биты перед включением PLL. Смотрел в дебаггере, значение как было семь, так и не меняется.

перевожу с нерусского..... перед тем как туда записывать- нужно PLL отключить
пока оно включено- вас посылают нах

24 бит в (RCC_CR)

[HJV]

Сообщение от SergP01

перевожу с нерусского..... перед тем как туда записывать- нужно PLL отключить
пока оно включено- вас посылают нах

24 бит в (RCC_CR)

Посыпал голову пеплом
Добавил перед настройкой CFGR

RCC->CR &= 0xFEFFFFFF;

и все заработало
Спасибо!

[SergP01]

Сообщение от HJV

Посыпал голову пеплом
Добавил перед настройкой CFGR

RCC->CR &= 0xFEFFFFFF;

и все заработало
Спасибо!

пожалуйста...
ежели есть
/* Enable PLL */
RCC->CR |= RCC_CR_PLLON;

наверное есть и RCC_CR_PLLOFF

[HJV]

Сообщение от SergP01

пожалуйста...
ежели есть
/* Enable PLL */
RCC->CR |= RCC_CR_PLLON;

наверное есть и RCC_CR_PLLOFF

Логично

Вот что получилось в итоге:

static void SetSysClock(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/    
  /* Enable HSE */    
    RCC->CFGR = 0;
    RCC->CR |= ((uint32_t)RCC_CR_HSEON);
  
  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
  
  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  
  
  if (HSEStatus == (uint32_t)0x01)
  {RCC->CR &= 0xFEFFFFFF;//Disable PLL
    /* Enable Prefetch Buffer and set Flash Latency */
    FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY_1;

    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    
    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    
    /* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV1;//DIV2 ************
    
    
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLMULL2);//9
    //RCC->CFGR &= 0xFFC3FFFF;
    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;
    
    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
    
    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    
    
    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock 
    configuration. User can add here some code to deal with this error */
  }
}

[SergP01]

Сообщение от HJV

Логично

Вот что получилось в итоге:

костыль
если уж по SPL-ски.... то нужно их OFF использовать

[HJV]

Сообщение от SergP01

костыль
если уж по SPL-ски.... то нужно их OFF использовать

Единственно что смущает, в варианте №2 есть в конце

RCC_HSICmd(DISABLE);//Disable HSI

Надо добавлять?

[Greg]

Сообщение от HJV

Единственно что смущает, в варианте №2 есть в конце

RCC_HSICmd(DISABLE);//Disable HSI

Надо добавлять?

это внутренний генератор. Если не используется (удалось запустить внешний), лучше выключить для снижения потребления.
Кстати, неплохо бы анализировать, удалось ли запустить генератор. Какой-то (хотя бы диагностический) выход из этих мертвых while.

[HJV]

Сообщение от Greg

это внутренний генератор. Если не используется (удалось запустить внешний), лучше выключить для снижения потребления.
Кстати, неплохо бы анализировать, удалось ли запустить генератор. Какой-то (хотя бы диагностический) выход из этих мертвых while.

То, что это внутренний генератор я знаю, просто эта процедура от производителя, вот и удивило, что не гасят.
Если кварц замкнуть пальцем - сигнал на МСО пропадает.

[SergP01]

отголоски использования готовых шаблонов....
а нужно "книжку" иногда читать, а лучше- всегда под рукой держать и читать

To modify the PLL configuration, proceed as follows:
1. Disable the PLL by setting PLLON to 0.
2. Wait until PLLRDY is cleared. The PLL is now fully stopped.
3. Change the desired parameter.
4. Enable the PLL again by setting PLLON to 1.

[SergP01]

Сообщение от HJV

То, что это внутренний генератор я знаю, просто эта процедура от производителя, вот и удивило, что не гасят.
Если кварц замкнуть пальцем - сигнал на МСО пропадает.

от туда же ... из умной "книжки"....

System clock selection is performed on startup, however the internal RC 8 MHz oscillator is
selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in
which case it is monitored for failure. If failure is detected, the system automatically switches
back to the internal RC oscillator

попробуйте его не выключать.... может оно как написано сработает?

а так.... в некоторых камнях в качестве источника клоков для некоторой переферии можно HSI выбирать

[SergP01]

грустно... современные разработчики всё дальше от железа..... понатыкали готовых контроллеров и дали библиотеки готовые.... теперь уже и разбираться на хардварном уровне ни в чём не надо....

я, в своё время, программно реализовывал I2C
пока на готовый контроллер ( параллельная шина <-> I2C) не наткнулся

[HJV]

Вся эта коляска затевалась для снижения энергопотребления - снизить частоту, а для ускорения вычислений использовать FPU.
Сейчас система в режиме измерения потребляет 15 мА, в режиме записи 30. Ну и отказ от внешнего АЦП в пользу внутреннего сигма-дельта.
Как-то так

[HJV]

Сообщение от SergP01

я, в своё время, программно реализовывал I2C
пока на готовый контроллер ( параллельная шина <-> I2C) не наткнулся

Первая версия рекордера была реализована на 18ф2550 именно с софтовым И2Си и АДС1115. Но показалось медленно опрашивать АЦП и РТЦ, перешел на СТМ

[SergP01]

Сообщение от HJV

Вся эта коляска затевалась для снижения энергопотребления - снизить частоту, а для ускорения вычислений использовать FPU.
Сейчас система в режиме измерения потребляет 15 мА, в режиме записи 30. Ну и отказ от внешнего АЦП в пользу внутреннего сигма-дельта.
Как-то так

дык.... частоту проца понижайте.... пока всё не начнёт падать

[HJV]

Сообщение от SergP01

дык.... частоту проца понижайте.... пока всё не начнёт падать

16 МГц вроде нормально.

[SergP01]

Сообщение от HJV

Первая версия рекордера была реализована на 18ф2550 именно с софтовым И2Си и АДС1115. Но показалось медленно опрашивать АЦП и РТЦ, перешел на СТМ

у меня были более низменные цели... монитор попался в ремонт (в 90-х) на проце и все узлы (развёртки,видео,память) на I2C... типа- ни одного потенциометра внутри нет... а картинка по кадровой исказилась и по цветности..... вот я и собрал снифер для шины, чтобы подсматривать откуда и куда проц пишет... а потом самому геометрию менять и в нужные ячейки памяти записывать

[HJV]

Сообщение от SergP01

у меня были более низменные цели... монитор попался в ремонт (в 90-х) на проце и все узлы (развёртки,видео,память) на I2C... типа- ни одного потенциометра внутри нет... а картинка по кадровой исказилась и по цветности..... вот я и собрал снифер для шины, чтобы подсматривать откуда и куда проц пишет... а потом самому геометрию менять и в нужные ячейки памяти записывать

Не, у нас наука. Шеф новую задачу дал - не писать тупо все подряд, а только интересное. Список интересного даст потом

[SergP01]

Сообщение от HJV

16 МГц вроде нормально.

дык может

Bit 16 PLLSRC: PLL entry clock source
Set and cleared by software to select PLL clock source. This bit can be written
only when PLL is disabled.
0: HSI/2 selected as PLL input clock

и ну его нах этот внешний кварц
ещё и LSI отключить... и вообще всё что с часами связано....
позапрятить ненужные прерывания....
отключить не нужную перефирию(иногда по резету она по дефолту включается)